

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed ith this Office.

出願年月日 Date of Application:

2004年 2月10日

出 願 番 号 Application Number:

特願2004-032810

ST. 10/C]:

[JP2004-032810]

顯 人 pplicant(s):

株式会社日立製作所

CERTIFIED COPY OF PRIORITY DOCUMENT

‡ C Ja

特許庁長官 Commissioner, Japan Patent Office 2004年 3月 9日

今井康



【書類名】

特許願

【整理番号】

K04000081A 特許庁長官殿

【あて先】 【国際特許分類】

G06F 12/00

【発明者】

【住所又は居所】

神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所

システム開発研究所内

【氏名】

藤本 和久

【発明者】

【住所又は居所】 神奈川県小田原市中里322番2号 株式会社日立製作所RAI

Dシステム事業部内

【氏名】

井上 靖雄

【発明者】

【住所又は居所】

神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所

システム開発研究所内

【氏名】

細谷 睦

【発明者】

【住所又は居所】

神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所

システム開発研究所内

【氏名】

島田 健太郎

【発明者】

【住所又は居所】 神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所

システム開発研究所内

【氏名】

渡▲辺▼ 直企

【特許出願人】

【識別番号】

000005108

【氏名又は名称】

株式会社 日立製作所

【代理人】

【識別番号】

100075096

【弁理士】

【氏名又は名称】

作田 康夫

【選任した代理人】

【識別番号】

100100310

【弁理士】

【氏名又は名称】

井上 学

【手数料の表示】

【予納台帳番号】

013088 21,000円

【納付金額】 【提出物件の目録】

【物件名】

特許請求の範囲 1

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1



## 【請求項1】

計算機またはディスク装置と接続される接続部を有するインターフェース部と、 メモリ部と、

・プロセッサ部と、

ディスク装置とを有し、

前記インターフェース部、前記メモリ部及び前記プロセッサ部の間は相互結合網で互いに接続されていることを特徴とするストレージシステム。

## 【請求項2】

前記メモリ部は、前記計算機または前記ディスク装置との間で読み出し又は書き込まれるデータを格納するキャッシュメモリ及び制御情報を格納する制御メモリを有し、

前記プロセッサ部は、前記計算機と前記ディスク装置との間でのデータの該ストレージシステム内での転送を制御する複数のマイクロプロセッサを有することを特徴とする請求項1記載のストレージシステム。

## 【請求項3】

前記複数のマイクロプロセッサは、該ストレージシステム内でのデータ転送を制御する際、制御対象となる前記インターフェース部又は前記メモリ部へ、前記相互結合網を介して前記制御情報を転送することを特徴とする請求項2載のストレージシステム。

## 【請求項4】

前記相互結合網が、データを転送する相互結合網と前記制御情報を転送する相互結合網とを有することを特徴とする請求項3記載のストレージシステム。

#### 【請求項5】

前記相互結合網が複数のスイッチ部を有することを特徴とする請求項4記載のストレージシステム。

#### 【請求項6】

前記複数のマイクロプロセッサのうちの何れかは、前記インターフェース部と前記メモリ部との間のデータ転送の制御のみを実行することを特徴とする請求項5記載のストレージシステム。

## 【請求項7】

前記複数のマイクロプロセッサのうちの第一のマイクロプロセッサは、前記計算機に接続されるインターフェース部と前記メモリ部との間のデータ転送の制御のみを実行し、前記複数のマイクロプロセッサのうちの第二のマイクロプロセッサは、前記ディスク装置に接続されるインターフェース部と前記メモリ部との間のデータ転送の制御のみを実行することを特徴とする請求項6記載のストレージシステム。

## 【請求項8】

複数のクラスタを有し、

前記複数のクラスタの各々は、

計算機またはディスク装置との接続部を有するインターフェース部と、

前記計算機または前記ディスク装置との間で送受信されるデータを格納するキャッシュメモリ及び制御情報を格納する制御メモリとを有するメモリ部と、

前記計算機と前記ディスク装置との間でのデータの転送を制御するマイクロプロセッサを有するプロセッサ部と、

ディスク装置とを有し、

前記複数のクラスタの個々が有する前記インターフェース部、前記メモリ部及び前記プロセッサ部は、相互結合網により前記複数のクラスタのうち他のクラスタが有する前記インターフェース部、前記メモリ部及び前記プロセッサ部に接続されることを特徴とするストレージシステム。

## 【請求項9】

前記複数のクラスタの個々はスイッチ部を有し、

前記複数のクラスタの個々が有する前記インターフェース部、前記メモリ部及び前記プ

出証特2004-3018086

ロセッサ部は、前記スイッチ部を用いて前記クラスタ内で相互に接続され、

前記複数のクラスタは、前記スイッチ部間を接続することにより相互に接続されている ことを特徴とする請求項8記載のストレージシステム。

## 【請求項10】

前記スイッチ部間を他のスイッチを用いて接続することを特徴とする請求項9記載のストレージシステム。

## 【請求項11】

前記計算機が要求するデータは、前記複数のクラスタのうち前記計算機が接続される第一のクラスタとは異なる第二のクラスタが有するディスク装置に格納されていることを特徴とする請求項10記載のストレージシステム。

## 【請求項12】

前記計算機が要求するデータが、前記複数のクラスタのうち前記計算機が接続される第一のクラスタとは異なる第二のクラスタが有するディスク装置に格納されている場合、前記第一のクラスタの前記プロセッサ部は、前記第二のクラスタの前記インターフェース部に対して、前記スイッチ部を介してデータ転送の指示を送信することを特徴とする請求項11記載のストレージシステム。

## 【請求項13】

前記インターフェース部が第1の回路基板に実装され、

前記メモリ部が第2の回路基板に実装され、

前記プロセッサ部が第3の回路基板に実装され、

前記スイッチ部が第4の回路基板に実装され、

更に、前記第1、第2、第3及び第4の回路基板間を接続する信号線がプリントされ、 プリントされた前記信号線に前記第1、第2、第3及び第4の回路基板を接続するための 第1のコネクタを有する1つのバックプレーンを有し、

前記第1、第2、第3及び第4の回路基板は前記バックプレーンの前記第1のコネクタに接続するための第2のコネクタを有することを特徴とする請求項5記載のストレージシステム。

#### 【請求項14】

前記バックプレーンに接続できる前記回路基板の総数がnで、前記第4の回路基板の数と接続場所は予め定められており、前記第1、第2、第3及び第4の回路基板の総数がnを超えない範囲で前記バックプレーンに接続する前記第1、第2、及び第3の回路基板それぞれの数を自由に選択できることを特徴とする請求項13記載のストレージシステム。

## 【請求項15】

前記クラスタの各々は、

前記インターフェース部が実装される第1の回路基板と、

前記メモリ部が実装される第2の回路基板と、

前記プロセッサ部が実装される第3の回路基板と、

前記スイッチ部が実装される第4の回路基板と、

前記第1、第2、第3及び第4の回路基板間を接続する信号線がプリントされ、プリントされた前記信号線に前記第1、第2、第3及び第4の回路基板を接続するための第1のコネクタを有する1つのバックプレーンとを有し、

前記第1、第2、第3及び第4の回路基板は前記バックプレーンの前記第1のコネクタに接続するための第2のコネクタを有することを特徴とする請求項9記載のストレージシステム。

#### 【請求項16】

前記複数のクラスタの数と前記バックプレーンの数が等しいことを特徴とする請求項1 5記載のストレージシステム。

## 【請求項17】

前記第4の回路基板はケーブルを接続するための第3のコネクタを有し、かつ前記第3のコネクタと前記スイッチ部を接続する信号線が基板上に配線されており、

前記複数のクラスタ間は、前記第3のコネクタ間を前記ケーブルによって接続することで相互に接続されることを特徴とする請求項16記載のストレージシステム。

## 【請求項18】

前記インターフェース部は第1の回路基板上に実装され、

前記メモリ部、前記プロセッサ部及び前記スイッチ部は第5の回路基板上に実装され、 更に前記第1と前記第5の回路基板間を接続する信号線がプリントされ、プリントされ た前記信号線に前記第1と前記第5の回路基板を接続するための第4のコネクタを有する バックプレーンを有し、

前記第1と前記第5の回路基板は前記バックプレーンの前記第4のコネクタに接続するための第5のコネクタを有することを特徴とする請求項5記載のストレージシステム。

## 【請求項19】

前記インターフェース部、前記メモリ部、前記プロセッサ部及び前記スイッチ部は、第6の回路基板上に実装されていることを特徴とする請求項5記載のストレージシステム。

## 【請求項20】

計算機またはディスク装置と接続される接続部を有するインターフェース部と、 メモリ部と、

プロセッサ部と、

ディスク装置とを有し、

前記インターフェース部、前記メモリ部及び前記プロセッサ部の間は相互結合網で互いに接続されており、

前記計算機からデータ読み出しのコマンドを受信した前記インターフェースは、前記受信したコマンドを前記プロセッサ部へ転送し、

前記プロセッサ部は、前記コマンドを解析して前記コマンドで要求されるデータの格納場所を特定し、前記メモリ部へアクセスして前記コマンドで要求されるデータが前記メモリ部に格納されているかどうかを確認し、

前記メモリ部に前記コマンドで要求されるデータが格納されている場合、前記プロセッサ部は、前記インターフェース部に前記メモリ部から前記要求されるデータの読み出しを前記相互結合網を介して指示し、

前記インターフェース部は前記プロセッサ部の指示に従って、前記要求されるデータを 前記メモリ部から前記相互結合網を介して読み出して前記計算機へ転送し、

前記メモリ部に前記コマンドで要求されるデータが格納されていない場合、前記プロセッサ部は、前記要求されるデータが格納される前記ディスク装置が接続される前記インターフェース部に前記ディスク装置から前記要求されたデータを読み出して前記メモリ部へ格納するよう、前記相互結合網を介して指示し、

前記ディスク装置が接続される前記インターフェース部は、前記プロセッサ部からの指示に基づいて、前記要求されたデータを前記ディスク装置から読み出して前記相互結合網を介して前記メモリ部に転送し、転送の終了を前記プロセッサ部に送信し、

前記プロセッサ部は、前記転送の終了を受信後、前記計算機が接続される前記インターフェース部に前記メモリ部から前記要求されたデータを読み出して前記計算機へ転送することを前記相互結合網を介して指示し、

前記計算機が接続される前記インターフェース部は、前記プロセッサ部の指示に基づいて、前記メモリ部から前記要求されたデータを前記相互結合網を介して読み出して前記計算機へ転送することを特徴とするストレージシステム。

【書類名】明細書

【発明の名称】ストレージシステム

【技術分野】

 $[0\ 0\ 0\ 1]$ 

本発明は、小規模から大規模までスケーラブルに構成を拡張可能なストレージシステム に関する。

【背景技術】

[0002]

昨今、情報処理システムで処理されるデータを保存するストレージシステムが、情報処理システムの中心的な役割を担うようになっている。ストレージシステムには、小規模な構成から大規模な構成まで数多くの種類のシステムがある。

[0003]

例えば、図20に示すような構成のストレージシステムが特許文献1に開示されている。このストレージシステムは、計算機(以下「サーバ」とも言う)3との間のデータ転送を実行する複数のチャネルインターフェース(以下「IF」とも言う)部11、ハードディスク群2との間のデータ転送を実行する複数のディスクIF部16、ハードディスク群2に格納するデータを一時的に格納するキャッシュメモリ部14、ストレージシステム8に関する制御情報(例えば、ストレージシステム8内のデータ転送制御に関する情報、ハードディスク群2に格納するデータの管理情報等)を格納する制御メモリ部15及びハードディスク群2とを有する。そして、チャネルIF部11、ディスクIF部16及びキャッシュメモリ部14との間は相互結合網41で接続され、チャネルIF部11、ディスクIF部16及び制御メモリ部15との間は相互結合網42で接続されている。また、相互結合網41や相互結合網42は共通バスやスイッチで構成される。

[0004]

特許文献1記載のストレージシステムでは、上述の構成により、1つのストレージシステム8内において、キャッシュメモリ部14および制御メモリ部15は全てのチャネルIF部11及びディスクIF部16からアクセス可能な構成となっていた。

[0005]

また、特許文献2に開示されている従来技術では、図21に示すように、複数のディスクアレイ装置4がディスクアレイスイッチ5を介して複数のサーバ3に接続され、ディスクアレイスイッチ5及び各ディスクアレイ装置4に接続されたシステム構成管理手段60で、複数のディスクアレイ装置4を1つのストレージシステム9として管理する。

[0006]

【特許文献1】米国特許第6385681号

[0007]

【特許文献2】米国特許第6542961号

【発明の開示】

【発明が解決しようとする課題】

[0008]

企業は情報処理システムへの初期投資を抑え、ビジネス規模の拡張に応じて情報処理システムの拡張を行う傾向にある。このため、初期投資が小さくかつ事業規模に合わせてリーズナブルな投資で規模を拡張するためのコストおよび性能のスケーラビリティがストレージシステムに要求される。ここで従来技術の性能のスケーラビリティ及びコストについて検討する。

[0009]

ストレージシステムに要求される性能(単位時間当たりのデータの入出力回数や単位時間当たりのデータの転送量)は年々向上している。従って、将来的な性能向上に対応するため、特許文献1のストレージシステムが有するチャネルIF部11およびディスクIF部16のデータ転送処理性能も向上させる必要がある。

[0010]

しかし特許文献1の技術では、全てのチャネルIF部11と全てのディスクIF部16が、キャッシュメモリ部14および制御メモリ部15を介して、チャネルIF部11とディスクIF部16の間のデータ転送を制御する。従ってチャネルIF部11およびディスクIF部16のデータ転送処理性能が向上すると、キャッシュメモリ部14や制御メモリ部へのアクセス負荷が増大する。するとこのアクセス負荷がネックとなり、ストレージシステム8の性能を向上することが将来的に難しくなる、すなわち性能のスケーラビリティを確保できなくなる。

## $[0\ 0\ 1\ 1]$

一方特許文献2の技術では、ディスクアレイスイッチ5のポート数を増やすことや複数のディスクアレイスイッチ5を多段に接続することで、接続可能なディスクアレイ装置4 およびサーバ3の数を増やすことができる。すなわち性能のスケーラビリティを確保することができる。

## [0012]

しかしながら、特許文献2の技術では、サーバ3はディスクアレイスイッチ5を介してディスクアレイ装置4にアクセスする。したがって、ディスクアレイスイッチ5が有するサーバ3とのインターフェース部においてサーバとディスクアレイスイッチとの間のプロトコルがディスクアレイスイッチ内のプロトコルに変換され、さらにディスクアレイスイッチ5が有するディスクアレイ装置4とのインターフェース部においてディスクアレイスイッチ5が有するディスクアレイ装置4とのインターフェース部においてディスクアレイスイッチ内のプロトコルがディスクアレイスイッチとディスクアレイ装置との間のプロトコルに変換されるという2回のプロトコル変換処理が発生する。従ってディスクアレイスイッチを介さずに直接ディスクアレイ装置にアクセス可能な場合に比べ、応答性能が劣る。

## $[0\ 0\ 1\ 3\ ]$

またコストを考慮しなければ、特許文献1において、キャッシュメモリ部14や制御メモリ部を大規模化して許容可能なアクセス性能を向上させることは可能である。しかし、全てのチャネルIF部11およびディスクIF部16からキャッシュメモリ部14や制御メモリ部15をアクセス可能とするためにキャッシュメモリ部14や制御メモリ部15をそれぞれ1つの共有メモリ空間として管理する必要がある。このため、キャッシュメモリ部14や制御メモリ部15を大規模化すると、小規模構成におけるストレージシステムの低コスト化が難しく、小規模構成のストレージシステムを低価格で提供することが難しい

## 【課題を解決するための手段】

#### $[0\ 0\ 1\ 4]$

上述した課題を解決するために、本発明の一実施態様は以下の構成を有する。具体的には、計算機またはディスク装置との接続部を有するインターフェース部、計算機またはディスク装置との間で送受信されるデータや制御情報を格納するメモリ部、計算機とディスク装置との間でのデータの転送を制御するマイクロプロセッサを有するプロセッサ部、及びディスク部を有するストレージシステムであって、インターフェース部、メモリ部、プロセッサ部の間が相互結合網で互いに接続されている構成である。

## $[0\ 0\ 1\ 5]$

そして、本発明のストレージシステムでは、プロセッサ部がインターフェース部とメモリ部との間で制御情報をやり取りすることにより、プロセッサ部が、計算機から要求されたデータ読み出し又はデータの書き込みにかかるデータの転送を指示する。

#### [0016]

尚、相互結合網の一部または全部を、データを転送する相互結合網と制御情報を転送する相互結合網に分離する構成としても良い。又、相互結合網は複数のスイッチ部から構成されていても良い。

#### [0017]

また本発明の他の実施態様として、以下の構成がある。具体的には、複数のクラスタが 通信網を介して接続されるストレージシステムである。ここで個々のクラスタは、計算機 またはディスク装置との接続部を有するインターフェース部、計算機またはディスク装置 との間でリード/ライトされるデータやシステムの制御情報を格納するメモリ部、計算機とディスク装置との間でのデータのリード/ライトを制御するマイクロプロセッサを有するプロセッサ部、及びディスク部を有する。そして、各クラスタ内のインターフェース部、メモリ部及びプロセッサ部は、通信網を介して他のクラスタ内の各部と接続される構成とする。

## [0018]

尚、各クラスタ内のインターフェース部、メモリ部及びプロセッサ部は、少なくとも1つのスイッチ部によりクラスタ内で接続され、接続パスにより各クラスタのスイッチ部間を相互に接続する構成としても良い。

## $[0\ 0\ 1\ 9\ ]$

更に、各クラスタが有するスイッチ部間を別のスイッチを介して接続することで、各クラスタ間を接続する構成としても良い。

## [0020]

又、他の実施態様として、上述した実施態様におけるインターフェース部がプロトコル処理用のプロセッサを有する構成としても良い。この場合、インターフェース部においてプロトコル処理を行い、プロセッサ部においてストレージシステム内におけるデータ転送を制御する構成としても良い。

## [0021]

その他、本願が開示する課題、及びその解決方法は、発明の実施形態の欄及び図面により明らかにされる。

## 【発明の効果】

## [0022]

本発明によれば、サーバ接続数やハードディスク接続数やシステム性能に対するユーザの要求に柔軟に対応可能なフレキシブルな構成のストレージシステムを提供することが可能となる。また、ストレージシステムの共有メモリネックを解消するとともに、小規模な構成の低コスト化を図り、小規模から大規模な構成までコストと性能のスケーラビリティを実現可能なストレージシステムを提供することが可能となる。

#### 【発明を実施するための最良の形態】

## [0023]

以下、本発明の実施形態を図面を用いて説明する。

## 【実施例1】

#### [0024]

図1は、第一の実施形態のストレージシステムの構成例を示す図である。ストレージシステム1は、サーバ3あるいはハードディスク群2とのデータの送受信を行うインターフェース部10、プロセッサ部81、メモリ部21及びハードディスク群2を有する。インターフェース部10、プロセッサ部81及びメモリ部21の間は相互結合網31を介して接続されている。

相互結合網31の具体的な構成の一例を図2に示す。

#### [0025]

相互結合網31は2つのスイッチ部51を有する。インターフェース部10、プロセッサ部81及びメモリ部21は、2つのスイッチ部51と1本ずつの通信パスで各々接続される。ここで、通信パスとはデータや制御情報を伝送するための1つまたは複数の信号線から成る伝送路である。これにより、インターフェース部10、プロセッサ部81及びメモリ部21のそれぞれの間で2つの通信経路を確保し、信頼性をあげることが可能となる。なお、ここで、上記個数や本数は一実施例に過ぎず、個数を上記に限定するものではない。このことは以下に説明する実施形態全てに当てはまる。

また、相互結合網はスイッチを利用したものを例に示したが、相互に接続され制御情報やデータが転送されれば良いのであり、例えばバスで構成されても良い。

#### [0026]

また、図3に示すように、相互結合網31を、データを転送する相互結合網41と制御

情報を転送する相互結合網42に分離しても良い。こうすることにより、データと制御情報を1つの通信パスで転送する場合(図1)に比べ、データと制御情報の転送が相互に干渉することが無くなる。これによってデータ及び制御情報の転送性能を向上することが可能となる。

## [0027]

図4は、相互結合網41、42の具体的な構成の一例を示す図である。相互結合網41、42は、それぞれ2つのスイッチ部52、56を有する。インターフェース部10、プロセッサ部81及びメモリ部21は、2つのスイッチ部52及び2つのスイッチ部56の各々と1本ずつの通信パスで接続される。これにより、インターフェース部10、プロセッサ部81、およびメモリ部21のそれぞれの間でデータ用パス91を2本、制御情報用パス92を2本それぞれ確保し、信頼性をあげることが可能となる。

## [0028]

図8は、インターフェース部10の構成の具体例を示す図である。

インターフェース部10は、サーバ3あるいはハードディスク群2と接続される4つの IF(外部IF)100、プロセッサ部81あるいはメモリ部21との間のデータ/制御 情報の転送を制御する転送制御部105及びデータのバッファリングや制御情報の格納を 行うメモリモジュール123を有する。

## [0029]

外部 I F 1 0 0 は転送制御部 1 0 5 と接続される。また、メモリモジュール 1 2 3 は転送制御部 1 0 5 に接続される。転送制御部 1 0 5 は、メモリモジュール 1 2 3 へのデータ /制御情報のリード/ライトを制御するメモリコントローラとしても動作する。

## [0030]

ここで、外部IF100あるいはメモリモジュール123と転送制御部105の間の接続構成は一実施例に過ぎず、構成を上記に限定するものではない。少なくとも、外部IF100から転送制御部105を経てプロセッサ部81、メモリ部21ヘデータ/制御情報を転送可能な構成であれば良い。

## [0031]

なお、図4に示すデータ用パス91と制御情報用パス92を分離した場合のインターフェース部10においては、転送制御部105にはデータ用パス91が2本、制御情報用パス92が2本接続される。

## [0032]

図9は、プロセッサ部81の構成の具体的例を示す図である。

プロセッサ部 2 1 は、2 つのマイクロプロセッサ 1 0 1、インターフェース部 1 0 あるいはメモリ部 2 1 との間のデータ/制御情報の転送を制御する転送制御部 1 0 5 及びメモリモジュール 1 2 3 を有する。メモリモジュール 1 2 3 は転送制御部 1 0 5 に接続される。転送制御部 1 0 5 は、メモリモジュール 1 2 3 へのデータ/制御情報のリード/ライトを制御するメモリコントローラとしても動作する。メモリモジュール 1 2 3 は、2 つのマイクロプロセッサ 1 0 1 の主記憶として共有され、データや制御情報を格納する。なお、プロセッサ部 2 1 は、2 つのマイクロプロセッサ 1 0 1 に共有されるメモリモジュール 1 2 3 の代わりに、各マイクロプロセッサ 1 0 1 専用のメモリモジュールをマイクロプロセッサの数だけ有しても良い。

## [0033]

マイクロプロセッサ101は転送制御部105に接続される。マイクロプロセッサ101は、メモリ部21の制御メモリモジュール127内に格納された制御情報に基づいて、メモリ部21が有するキャッシュメモリへのデータのリード/ライト、キャッシュメモリのディレクトリ管理、インターフェース部10とメモリ部21との間のデータ転送を制御する。

具体的には、例えばインターフェース部10内の外部IF100が、データのリードまたはライトのアクセス要求を示す制御情報をプロセッサ部81内のメモリモジュール12 3に書き込む。その後、マイクロプロセッサ101は書き込まれた制御情報を読み出して 解釈し、外部 I F 1 0 0 からどのメモリ部 2 1 ヘデータを転送するかを示す制御情報及びそのデータ転送に必要なパラメータをインターフェース部 1 0 内のメモリモジュール 1 2 3 へ書き込む。外部 I F 1 0 0 はその制御情報とパラメータに従い、メモリ部 2 1 へのデータ転送を実行する。

## [0034]

またマイクロプロセッサ101は、インターフェース部10に接続されたハードディスク群2へ書き込むデータの冗長化処理、いわゆるRAID処理を実行する。このRAID処理は、インターフェース部10やメモリ部21において実行しても問題ない。更にマイクロプロセッサ101は、ストレージシステム1における記憶領域の管理(論物変換等)も行う。

## [0035]

ここで、マイクロプロセッサ101、転送制御部105及びメモリモジュール123の間の接続構成は一例に過ぎず、構成を上記に限定するものではない。少なくともマイクロプロセッサ101、転送制御部105及びメモリモジュール123の間で相互にデータを転送できる構成であれば良い。

なお、図4に示すようにデータ用パス91と制御情報用パス92を分離した場合、プロセッサ部81の転送制御部106にはデータ用パス91(ここでは2本)と制御情報用パス92(ここでは2本)とが接続される。

## [0036]

図10は、メモリ部21の構成の具体的例を示す図である。

メモリ部 2 1 は、キャッシュメモリモジュール 1 2 6、制御メモリモジュール 1 2 7及 びメモリコントローラ 1 2 5を有する。キャッシュメモリモジュール 1 2 6 には、ハードディスク群 2 に書き込むデータまたはハードディスク群 2 から読み出したデータが一時的に格納(以下「キャッシング」)される。制御メモリモジュール 1 2 7 には、キャッシュメモリモジュール 1 2 6 のディレクトリ情報(キャッシュメモリ上のデータを格納する論理的な区画に関する情報)、インターフェース部 1 0、プロセッサ部 8 1 及びメモリ部 2 1 間のデータ転送を制御するための情報、ストレージシステム 1 の管理情報並びに構成情報等が格納される。メモリコントローラ 1 2 5 は、キャッシュメモリモジュール 1 2 6 と制御メモリモジュール 1 2 7 へのデータのリード/ライトの処理を独立に制御する。

また、メモリコントローラ125は、インターフェース部10、プロセッサ部81及び他のメモリ部21との間のデータ/制御情報の転送を制御する。

#### [0037]

ここで、キャッシュメモリモジュール126と制御メモリモジュール127を物理的に1つにまとめ、1つのメモリ空間上の論理的に異なる領域にキャッシュメモリ領域と制御メモリ領域を割り当てても良い。こうすることにより、メモリモジュール数を減らすことができ、部品コストを削減することが可能となる。

#### [0038]

また、メモリコントローラ125をキャッシュメモリモジュール制御用と制御メモリモジュール制御用に分離しても良い。

#### [0039]

ここで、ストレージシステム1がメモリ部21を複数有する場合、複数のメモリ部21を2つのグループに分け、そのグループ間でキャッシュメモリモジュール及び制御メモリモジュールへ格納するデータや制御情報を二重化しても良い。こうすることにより、1つのグループのキャッシュメモリモジュールまたは制御メモリモジュールに障害が発生した場合、もう一方のグループのキャッシュメモリモジュールまたは制御メモリモジュールに格納されたデータ等で動作を継続することが可能となり、ストレージシステム1の信頼性が向上する。

## [0040]

なお、図4に示すようにデータ用パス91と制御情報用パス92を分離した場合、メモリコントローラ125にはデータ用パス91 (ここでは2本) と制御情報用パス92 (こ

こでは2本)とが接続される。

## [0041]

図11は、スイッチ部51の構成の具体例を示す図である。

スイッチ部51はスイッチLSI58を有する。スイッチLSI58は、4つのパスIF130、ヘッダ解析部131、アービタ132、クロスバスイッチ133、8つのバッファ134及び4つのパスIF135を有する。

## [0042]

パスIF130は、インターフェース部10と接続される通信パスが接続されるIFである。インターフェース部10及びパスIF130は、一対一に接続される。パスIF135は、プロセッサ部81又はメモリ部21と接続される通信パスが接続されるIFである。プロセッサ部81又はメモリ部21とパスIF135は、一対一に接続される。バッファ134には、インターフェース部10、プロセッサ部81及びメモリ部21の間で転送されるパケットが一時的に格納(バッファリング)される。

## $[0\ 0\ 4\ 3]$

図12は、インターフェース部10、プロセッサ部81及びメモリ部21の間で転送されるパケットのフォーマットの一例を示す図である。パケットとは、各部の間でのデータ(制御情報を含む)転送の際に使用されるプロトコルにおけるデータ転送の単位である。パケット200は、ヘッダ210、ペイロード220及びエラーチェックコード230を有する。ヘッダ210には、少なくともパケットの送信元と送信先を示す情報が格納される。ペイロード220には、コマンド、アドレス、データ、ステータス等の情報が格納される。また、エラーチェックコード230は、パケット転送時にパケット内で発生するエラーの検出のために使用するコードである。

## [0044]

スイッチLSI58は、パスIF130又は135がパケットを受信すると、受信したパケットのヘッダ210をヘッダ解析部131へ送る。ヘッダ解析部131は、ヘッダ210に含まれるパケットの送信先の情報に基づいて、各パスIF間の接続要求を割り出す。具体的には、ヘッダ解析部131は、ヘッダ210で指定されるパケット送信先の装置(メモリ部等)と接続されているパスIFを割り出し、パケットを受信したパスIFと割り出されたパスIFとの間での接続要求を生成する。

#### [0045]

その後、ヘッダ解析部131は、生成した接続要求をアービタ132へ送る。アービタ132は、割り出された各パスIFの接続要求を元に各パスIF間の調停(アービトレーション)を行う。その結果に基づいて、アービタ132は、クロスバスイッチ133に対して接続切換を示す信号を出力する。信号を受信したクロスバスイッチ133は、信号の内容に基づいてクロスバスイッチ133内の接続を切り換え、所望のパスIF間の接続を実現する。

## [0046]

ここで、本実施例では各パスIFに一対一にバッファを持つ構成としたが、スイッチLSI58が1つの大きなバッファを持ち、その中から各パスIFにパケット格納領域を割り当てるという構成にしても良い。また、スイッチLSI58はスイッチ部51内の障害情報を格納するメモリを有する。

#### [0047]

図16は、相互結合網31の他の構成例を示す図である。

図16では、スイッチ部51のパスIFの数を10に増やし、かつスイッチ部51の数を4に増やした。その結果、インターフェース部10、プロセッサ部81及びメモリ部21の数が図2の構成の倍になる。尚、図16においては、インターフェース部10は一部のスイッチ部51にしか接続されないが、プロセッサ部81及びメモリ部21は全てのスイッチ部51に接続される構成である。こうしても、全てのインターフェース部10から全てのメモリ部21及び全てのプロセッサ部81へのアクセスが可能となる。

## [0048]

また逆に、インターフェース部10個々が全てのスイッチ部51と接続され、プロセッサ部81及びメモリ部21の各々は一部のスイッチ部51と接続される構成としても良い。例えば、プロセッサ部81及びメモリ部21を2つのグループに分け、1つのグループは2つのスイッチ部51と接続され、他のグループは残りの2つのスイッチ部51と接続される構成とする。こうすることによっても、全てのインターフェース部10から全てのメモリ部21及び全てのプロセッサ部81へのアクセスが可能となる。

## [0049]

次に、サーバ3からストレージシステム1のハードディスク群2に記録されたデータを 読み出す場合の処理手順の例を述べる。なお、以下の説明においてスイッチ51を使用す るデータ転送には全てパケットが使用される。又、プロセッサ部81とインタフェース部 10との通信において、プロセッサ部81から送信された制御情報(データ転送等に必要 な情報)をインターフェース部10が格納する場所は、あらかじめ決まっている。

## [0050]

図22は、サーバ3からストレージシステム1のハードディスク群2に記録されたデータを読み出す場合の処理手順例を示したフローチャートである。

## $[0\ 0\ 5\ 1]$

プロセッサ部81のマイクロプロセッサ101は、メモリモジュール123へコマンドが書き込まれたことをメモリモジュール123へのポーリング、または転送制御部105からの書き込みを示す割り込みによって検出する。コマンドの書き込みを検知したマイクロプロセッサ101は、メモリモジュール123から該当するコマンドを読み出してコマンド解析を行う(743)。マイクロプロセッサ101は、コマンド解析の結果、サーバ3が要求するデータが記録されている記憶領域を示す情報を割り出す(744)。

## [0052]

マイクロプロセッサ101は、コマンド解析によって得られた記憶領域の情報及びプロセッサ部81内のメモリモジュール123又はメモリ部21内の制御メモリモジュール127に格納されているキャッシュメモリモジュールのディレクトリ情報から、メモリ部21内のキャッシュメモリモジュール126に、コマンドで要求されるデータ(以下「要求データ」とも言う)が記録されているかどうかを確認する(745)。

## [0053]

キャッシュメモリモジュール126に要求データがあった場合(以下「キャッシュヒット」とも言う。)(746)、マイクロプロセッサ101は、キャッシュメモリモジュール126からインターフェース部10内の外部IF100へ要求データを転送するために必要な情報、具体的には要求データが格納されているキャッシュメモリモジュール126内のアドレス及び転送先となるインターフェース部10が有するメモリモジュール123内のアドレスの情報を、プロセッサ部81内の転送制御部105、スイッチ部51及びインターフェース部10内の転送制御部105を介してインターフェース部10内のメモリモジュール123へ転送する。

## [0054]

その後、マイクロプロセッサ101は、外部IF100にメモリ部21からデータを読み出すように指示する(752)。

#### [0055]

指示を受けたインターフェース部10内の外部IF100は、まず自インターフェース部10内のメモリモジュール123の所定の場所から要求データの転送に必要な情報を読み出す。その情報をもとに、インターフェース部10内の外部IF100はメモリ部21

のメモリコントローラ125ヘアクセスして、キャッシュメモリモジュール126からの要求データの読み出しを要求する。要求を受けたメモリコントローラ125は、キャッシュメモリモジュール126から要求データを読み出し、その要求データを、要求を受けたインターフェース部10へ転送する(753)。要求データを受信したインターフェース部10は、受信した要求データをサーバ3へ送出する(754)。

## [0056]

一方、キャッシュメモリモジュール126に要求データがない場合(以下「キャッシュミス」とも言う。)(746)、まずマイクロプロセッサ101は、メモリ部21内の制御メモリモジュール127へアクセスし、キャッシュメモリモジュールのディレクトリ情報に、メモリ部21内のキャッシュメモリモジュール126に要求データを格納する領域を確保するための情報、具体的には空いているキャッシュスロットを指定する情報を登録する(以下「キャッシュ領域確保」とも言う。)(747)。キャッシュ領域確保後、マイクロプロセッサ101は、メモリ部21内の制御メモリモジュール127へアクセスし、制御メモリモジュール127に格納されている記憶領域の管理情報から、要求データが格納されているハードディスク群2が接続されているインターフェース部10(以下「目的インターフェース部10」とも言う)を割り出す(748)。

## [0057]

その後、マイクロプロセッサ101は、目的インターフェース部10内の外部IF100からキャッシュメモリモジュール126へ要求データを転送するために必要な情報を、プロセッサ部81内の転送制御部105、スイッチ部51及び目的インターフェース部10内の転送制御部105を介して、目的インターフェース部10内のメモリモジュール123へ転送する。そしてマイクロプロセッサ101は、ハードディスク群2から要求データを読み出しメモリ部21へ要求データを書き込むよう、目的インターフェース部10内の外部IF100へ指示する。

## [0058]

指示を受けた目的インターフェース部10内の外部 IF100は、指示に基づいて自インターフェース部10内のメモリモジュール123の所定の場所から要求データの転送に必要な情報を読み出す。その情報をもとに、目的インターフェース部10内の外部 IF100 はハードディスク群2から要求データを読み出し(749)、読み出したデータをメモリ部21内のメモリコントローラ125 へ転送する。メモリコントローラ125 は、受信した要求データをキャッシュメモリモジュール126 へ書き込む(750)。要求データの書き込みが終了すると、メモリコントローラ125 は、その終了をプロセッサ101 へ通知する。

## [0059]

キャッシュメモリモジュール 1 2 6 への書き込みの終了を検出したマイクロプロセッサ 1 0 1 は、メモリ部 2 1 内の制御メモリモジュール 1 2 7 ヘアクセスし、キャッシュメモリモジュールのディレクトリ情報を更新する。具体的には、マイクロプロセッサ 1 0 1 は、キャッシュメモリモジュールの内容が更新されたことをディレクトリ情報に登録する (751)。更にマイクロプロセッサ 1 0 1 は、データ読み出しの要求コマンドを受けたインターフェース部 1 0 に対して、メモリ部 2 1 から要求データを読み出すよう、指示を送る。

## [0060]

指示を受けたインターフェース部10は、キャッシュヒット時の処理手順と同様に、キャッシュメモリモジュール126から要求データを読み出し、サーバ3へ転送する。以上のようにして、ストレージシステム1は、サーバ3からのデータの読み出し要求に対し、キャッシュメモリモジュールまたはハードディスク群2からデータを読み出して、サーバ3へ送信する。

#### [0061]

次に、サーバ3からストレージシステム1にデータを書き込む場合の処理手順の例を述べる。図23は、サーバ3からストレージシステム1にデータを書き込む場合の処理手順

の例を示したフローチャートである。

まず、サーバ3は、ストレージシステム1に対してデータの書き込みコマンドを発行する。なお、本実施形態では、書き込みコマンドには、書き込まれるべきデータ(以下「更新データ」とも言う)が含まれているとして説明を行う。ただし、書き込みコマンドには更新データが含まれない場合もある。この場合は、一旦書き込みコマンドによってストレージシステム1の状態を確認した後で、サーバ3は更新データを送信する。

## [0062]

インターフェース部10内の外部IF100がコマンドを受信する(762)と、コマンド待ち(761)にあった外部IF100は、受信したコマンドを、転送制御部105及びスイッチ部51を介してプロセッサ部81内の転送制御部105へ転送する。転送制御部105は、受信したコマンドをプロセッサ部のメモリモジュール123へ書き込む。尚、更新データは、インターフェース部10のメモリモジュール123に一時的に保存される。

## [0063]

プロセッサ部81のマイクロプロセッサ101は、メモリモジュール123へコマンドが書き込まれたことを、メモリモジュール123へのポーリングや転送制御部105からの書き込みを示す割り込み等によって検出する。コマンドの書き込みを検出したマイクロプロセッサ101は、メモリモジュール123から該当するコマンドを読み出してコマンド解析を行う(763)。マイクロプロセッサ101は、コマンド解析の結果から、サーバ3が書き込みを要求する更新データを記録する記憶領域を示す情報を割り出す(764)。マイクロプロセッサ101は、更新データを書き込む記憶領域を示す情報及びプロセッサ部21内のメモリモジュール123又はメモリ部21内の制御メモリモジュール127に格納されているキャッシュメモリモジュールのディレクトリ情報に基づいて、メモリ部21内のキャッシュメモリモジュール126に、書き込み要求の対象、すなわち更新対象となるデータ(以下「更新対象データ」)が記録されているかどうかを判断する(765)。

## [0064]

キャッシュメモリモジュール  $1\ 2\ 6$  に更新対象データがあった場合(以下「ライトヒット」とも言う。)( $7\ 6\ 6$ )、マイクロプロセッサ  $1\ 0\ 1$  は、インターフェース部  $1\ 0$  内の外部  $1\ F\ 1\ 0\ 0$  からキャッシュメモリモジュール  $1\ 2\ 6$  へ更新データを転送するために必要な情報を、プロセッサ部  $8\ 1$  内の転送制御部  $1\ 0\ 5$ 、スイッチ部  $5\ 1$  及びインターフェース部  $1\ 0$  内の転送制御部  $1\ 0\ 5$  を介して、インターフェース部  $1\ 0$  内のメモリモジュール  $1\ 2\ 3$  へ転送する。そして、マイクロプロセッサ  $1\ 0\ 1$  は、外部  $1\ F\ 1\ 0\ 0$  に、サーバ 3 から転送された更新データをメモリ部  $2\ 1$  内のキャッシュメモリモジュール  $1\ 2\ 6$  へ書き込むように指示する( $7\ 6\ 8$ )。

## [0065]

指示を受けたインターフェース部10内の外部IF100は、自インターフェース部10内のメモリモジュール123の所定の場所から更新データの転送に必要な情報を読み出す。読み出した情報をもとに、インターフェース部10内の外部IF100は、転送制御部105及びスイッチ部51を介して、メモリ部21内のメモリコントローラ125へ更新データを転送する。更新データを受信したメモリコントローラ125は、キャッシュメモリモジュール126に格納されている更新対象データを要求データで上書きする(769)。書き込み終了後、メモリコントローラ125は、指示を送信したマイクロプロセッサ101へ更新データの書き込みの終了を通知する。

#### [0066]

キャッシュメモリモジュール126への更新データの書き込みの終了を検知したマイクロプロセッサ101は、メモリ部21内の制御メモリモジュール127へアクセスし、キャッシュメモリのディレクトリ情報を更新する(770)。具体的には、マイクロプロセッサ101は、ディレクトリ情報にキャッシュメモリモジュールの内容が更新されたことを登録する。それとともに、マイクロプロセッサ101は、サーバ3から書き込み要求を

受けた外部 I F 1 0 0 に、書き込み完了通知をサーバ3へ送出するように指示する(7 7 1)。その指示を受けた外部 I F 1 0 0 は、書き込み完了通知をサーバ3へ送出する(7 7 2)。

## [0067]

キャッシュメモリモジュール126内に更新対象データがない場合(以下「ライトミス」とも言う。)(766)、マイクロプロセッサ101は、メモリ部21内の制御メモリモジュール127へアクセスし、キャッシュメモリモジュールのディレクトリ情報に、メモリ部21内のキャッシュメモリモジュール126に更新データを格納する領域を確保するための情報、具体的には空きキャッシュスロットを指定する情報を登録する(キャッシュ領域確保。)(767)。キャッシュ領域確保後、ストレージシステム1は、ライトヒット時と同様の制御を行う。ただし、ライトミスの場合にはキャッシュメモリモジュール126には更新対象データが存在しないので、メモリコントローラ125は、更新データを格納する場所として確保された記憶領域に更新データを格納する。

## [0068]

その後マイクロプロセッサ101は、キャッシュメモリモジュール126の空き容量等を判断して(781)、サーバ3からの書き込み要求とは非同期に、メモリ部21内のキャッシュメモリモジュール126に書き込まれた更新データをハードディスク群2に記録する処理を行う。具体的には、マイクロプロセッサ101は、メモリ部21内の制御メモリモジュール127へアクセスし、記憶領域の管理情報から、更新データを格納するハードディスク群2が接続されているインターフェース部10(以下「更新目的インターフェース部10」とも言う)を割り出す(782)。その後、マイクロプロセッサ101は、キャッシュメモリモジュール126から更新目的インターフェース部10内の外部IF100へ更新データを転送するために必要な情報を、プロセッサ部81内の転送制御部105、スイッチ部51及びインターフェース部10内の転送制御部105を介して、更新目的インターフェース部10内のメモリモジュール123へ転送する。

#### $[0\ 0\ 6\ 9\ ]$

その後マイクロプロセッサ101は、キャッシュメモリモジュール126から更新データを読み出して更新目的インターフェース部10の外部IF100へ転送するように、更新目的インターフェース部10へ指示する。指示を受けた更新目的インターフェース部10内の外部IF100は、自インターフェース部10内のメモリモジュール123の所定の場所から更新データの転送に必要な情報を読み出す。読み出した情報をもとに、更新目的インターフェース部10内の外部IF100は、メモリ部21内のメモリコントローラ125に、キャッシュメモリモジュール126から更新データを読み出し、その更新データをメモリコントローラ125から更新目的インターフェース部10内の転送制御部105を介して外部IF100へ転送するよう指示する。

#### [0070]

指示を受けたメモリコントローラ125は、更新データを更新目的インターフェース部10の外部IF100へ転送する(783)。更新データを受信した外部IF100は、ハードディスク群2へ更新データを書き込む(784)。以上のようにして、サーバ3からのデータの書き込み要求に対し、ストレージシステム1は、キャッシュメモリモジュールへデータを書き込み、さらにハードディスク群2へデータを書き込む。

#### [0071]

本実施例に示すストレージシステム1では、管理端末65をストレージシステム1に接続し、管理端末65から、システムの構成情報の設定、システムの立上げ/停止の制御、システム内各部の利用率、稼動状況、障害情報の収集、障害時の障害部位の閉塞/交換処理、制御プログラムの更新等を行う。ここで、システムの構成情報、利用率、稼動状況、障害情報はメモリ部21の制御メモリモジュール127内に格納される。ストレージシステム1内には内部LAN(Local Area Network)91を設ける。各プロセッサ部81はLANインターフェースを有し、管理端末65と各プロセッサ部81は内部LAN91で接続されている。管理端末65は内部LAN経由91で、各プロセッサ部

81にアクセスし、上記の各種処理を行う。

## [0072]

図14及び15は、本実施例に示す構成のストレージシステム1を筐体に実装する場合 の構成例を示す図である。

## [0073]

ストレージシステム1の骨格を構成する筐体は、電源ユニットシャーシ823、制御ユニットシャーシ821及びディスクユニットシャーシ822とを有する。これらのシャーシに上述した各部が装填される。制御ユニットシャーシ821の一面には、インターフェース部10、スイッチ部51、プロセッサ部81及びメモリ部21間を接続する信号線がプリントされたバックプレーン831が設けられている(図15)。バックプレーン831は各層に信号線をプリントした複数層の基板から構成される。バックプレーン831は、IFパッケージ801、SWパッケージ802、メモリパッケージ803又はプロセッサパッケージ804が接続されるコネクタ911を有する。バックプレーン831上の信号線は、各パッケージが接続されるコネクタ911内の定められた端子に繋がるようにプリントされている。また、同各パッケージへ電源を供給するための電源用の信号線がバックプレーン831上にプリントされている。

## [0074]

IFパッケージ801は、各層に信号線をプリントした複数層の回路基板から構成される。IFパッケージ801は、バックプレーン831に接続するためのコネクタ912を有する。またIFパッケージ801の回路基板には、図8に示すインターフェース部10の構成における外部IF100と転送制御部105間の信号線、メモリモジュール123と転送制御部105間の信号線及び転送制御部105をスイッチ部51へ接続する信号線をコネクタ912に接続する信号線がプリントされている。更に、IFパッケージ801の回路基板上には、外部IF100の役割を果たす外部IF-LSI901、転送制御部105の役割を果たす転送制御LSI902及びメモリモジュール123を構成する複数のメモリLSI903が回路基板上の配線に従って実装されている。

## [0075]

また、外部IF-LSI901、転送制御LSI902及びメモリLSI903を駆動するための電源並びにクロック用の信号線もIFパッケージ801の回路基板上にプリントされている。また、IFパッケージ801は、サーバ3またはハードディスク群2と外部IF-LSI901とを接続するためのケーブル920をIFパッケージ801に接続するためのコネクタ913を有する。コネクタ913と外部IF-LSI901間の信号線が回路基板上にプリントされている。

## [0076]

SWパッケージ802、メモリパッケージ803及びプロセッサパッケージ804も、基本的にIFパッケージ801と同様の構成である。つまり、具体的には上述した各部の役割を果たすLSIが回路基板の上に実装されており、その間を接続する信号線が回路基板にプリントされている。ただし、その他のパッケージは、IFパッケージ801が備えるコネクタ913及びそれに接続するための信号線は備えていない。

## [0077]

制御ユニットシャーシ821の上には、ハードディスクドライブを実装したハードディスクユニット811を装填するためのディスクユニットシャーシ822を設ける。ディスクユニットシャーシ822は、ハードディスクユニット811とディスクユニットシャーシとを接続するためのバックプレーン832を有する。ディスクユニット811とバックプレーン832は、両者を接続するためのコネクタを有する。バックプレーン831と同様に、バックプレーン832は各層に信号線をプリントした複数層の基板から構成されている。更にバックプレーン832は、IFパッケージ801に接続されるケーブル920が接続されるコネクタを有する。そのコネクタとディスクユニット811を接続するコネクタとの間の信号線及び電源供給用の信号線がバックプレーン832にプリントされている。

## [0078]

また、ケーブル920を接続する専用のパッケージを設け、そのパッケージをバックプレーン832に設けたコネクタに接続しても良い。

## [0079]

また、制御ユニットシャーシ821の下には、ストレージシステム1全体に電力を供給する電源ユニットやバッテリユニットを収めた電源ユニットシャーシ823を設ける。 そして、これらのシャーシを19インチラック(図示していない)に収める。尚、シャーシの配置関係は図示した例に限られず、例えば電源ユニットシャーシが筐体の一番上に

## 装填されても良い。 【0080】

なお、ストレージシステム1はハードディスク群2を有さない構成もありうる。この場合、ストレージシステム1とは別の場所に存在するハードディスク群2や他のストレージシステム1とストレージシステム1とがIFパッケージ801に設けられた接続ケーブル920を介して接続されることになる。またこの場合、ハードディスク群2はディスクユニットシャーシ822をディスクユニットシャーシ822をディスクユニットシャーシ専用の19インチラックに収める。更にストレージシステム1はハードディスク群2を有し、さらに他のストレージシステム1と接続する場合もある。この場合も、ストレージシステム1と他のストレージシステム1はIFパッケージ801に設けられた接続ケーブル920を介して相互に接続されることになる。

## $[0\ 0\ 8\ 1]$

また上記では、インターフェース部 10、プロセッサ部 81、メモリ部 21 及びスイッチ部をそれぞれ別個のパッケージに実装する場合について説明したが、例えば、スイッチ部 51、プロセッサ部 81 及びメモリ部 21 をまとめて 1 枚のパッケージに実装することも可能である。また、インターフェース部 10、スイッチ部 51、プロセッサ部 81 及びメモリ部 21 全てをまとめて 1 枚のパッケージに実装することも可能である。そうした場合、パッケージのサイズが変わり、それに合わせて図 18 に示す制御ユニットシャーシ 821 の幅、高さを変える必要がある。また図 14 では、パッケージを床面と垂直になる形態で制御ユニットシャーシ 821 へ実装しているが、パッケージが床面と水平になる形態で制御ユニットシャーシ 821 へ実装することも可能である。上記のインターフェース部 10、プロセッサ部 81、メモリ部 21 及びスイッチ部 51 の内、どの組合せを 10 のパッケージに実装するかは任意であり、上記の実装の組合せは一例である。

#### [0082]

制御ユニットシャーシ821に搭載可能なパッケージの枚数は、制御ユニットシャーシ821の幅と各パッケージの厚さから物理的に決まる。一方、図2に示す構成からわかるように、ストレージシステム1は、スイッチ部51を介して、インターフェース部10、プロセッサ部81及びメモリ部21を互いに接続する構成であるため、要求されるシステム規模、サーバ接続数、ハードディスク接続数、性能に合わせて、各部の数を自由に設定可能である。したがって、図14に示すIFパッケージ801、メモリパッケージ803及びプロセッサパッケージ804に設けるバックプレーン831とのコネクタを共通化し、さらに、搭載するSWパッケージ802の枚数とSWパッケージ802を接続するバックプレーン831上のコネクタとを予め定めておくことにより、制御ユニットシャーシ821に搭載可能なパッケージの枚数から搭載するSWパッケージの枚数を差し引いた数を上限として、IFパッケージ801、メモリパッケージ803及びプロセッサパッケージ804の枚数を自由に選んで搭載することが可能となる。こうすることにより、ユーザが要求するシステム規模、サーバ接続数、ハードディスク接続数、性能に合わせて、フレキシブルにストレージシステム1を構成することが可能となる。

#### [0083]

本実施例では、図20に示す従来技術のチャネルIF部11及びディスクIF部16からマイクロプロセッサ103を分離し、プロセッサ部81として独立させることに特徴がある。こうすることにより、サーバ3あるいはハードディスク群2との接続インターフェ

ース数の増減とは独立にマイクロプロセッサ数の増減が可能となり、サーバ3やハードディスク群2の接続数やシステムの性能といったユーザの要求に柔軟に応えることが可能なフレキシブルな構成のストレージシステムの提供を可能にできる。

## [0084]

また本実施例では、データのリードまたはライト時に、チャネルIF部11内のマイクロプロセッサ103で行っていた処理と、ディスクIF部16内のマイクロプロセッサ103で行っていた処理を、図1に示すプロセッサ部81内の1つのマイクロプロセッサ101でまとめて一貫して処理する。こうすることにより、従来技術において必要であったチャネルIF部とディスクIF部のそれぞれのマイクロプロセッサ103間の処理の引継ぎのオーバヘッドを削減することが可能となる。

## [0085]

また、プロセッサ部81の2つのマイクロプロセッサ101、あるいは異なるプロセッサ部81各々から1つずつ選択される2つのマイクロプロセッサ101により、そのうちの一方のマイクロプロセッサ101がサーバ3とのインターフェース部10側の処理、もう一方がハードディスク群2とのインターフェース部10側の処理を行っても良い。

## [0086]

また、サーバ3とのインターフェース側の処理の負荷がハードディスク群2とのインターフェース側の処理の負荷より大きい場合、前者の処理により多くのマイクロプロセッサ101の処理量(例えばプロセッサ数、一つのプロセッサの占有率等)を割り当てることができる。負荷の大きさが逆の場合は、後者の処理により多くのマイクロプロセッサ101の処理量を割り当てることができる。したがって、ストレージシステム内の各処理の負荷の大小により、柔軟にマイクロプロセッサの処理量(リソース)を割り当てることが可能となる。

## 【実施例2】

## [0087]

図5は、第二の実施例の構成例を示す図である。

ストレージシステム1は、複数のクラスタ70-1~70-nを相互結合網31で相互に接続した構成を有する。一つのクラスタ70は、サーバ3またはハードディスク群2が繋がるインターフェース部10、メモリ部21、プロセッサ部81及び相互結合網31の一部を、あるまとまった数有する。一つのクラスタ70が有する各部の数は任意である。各クラスタ70のインターフェース部10、メモリ部21及びプロセッサ部81は相互結合網31に接続される。したがって、各クラスタ70の各部は、他のクラスタ70の各部は、他のクラスタ70の各部は、ハードディスク群2を有していても良い。したがって、一つのストレージシステム1の中に、ハードディスク群2を有するクラスタ70とハードディスク群2を有さないクラスタ70とが混在する場合もある。又、全てのクラスタ70がハードディスク群2を有する場合もある。

#### [0088]

図6は、相互結合網31の具体的な構成例を示す図である。

相互結合網31は、4つのスイッチ部51及びこれらを接続する通信パスを有する。これらのスイッチ51は個々のクラスタ70の内部に設置される。ストレージシステム1は2つのクラスタ70を有する。1つのクラスタ70は、4つのインターフェース部10、2つのプロセッサ部81及びメモリ部21を有する。また上述したように、一つのクラスタ70には、相互結合網31であるスイッチ51のうち二つが含まれる。

#### [0089]

インターフェース部10、プロセッサ部81及びメモリ部21は、各部を含むクラスタ70内の2つのスイッチ部51と1本ずつの通信パスで接続される。これにより、インターフェース部10、プロセッサ部81及びメモリ部21の間で2つの通信経路を確保し、信頼性をあげることが可能となる。

## [0090]

また、クラスタ70-1とクラスタ70-2とを接続するため、1つのクラスタ70内の1つのスイッチ部51は他のクラスタ70内の2つのスイッチ部51と各々1本ずつの通信パスで接続されている。これにより、1つのスイッチ部51の故障あるいはスイッチ部51間の通信パスの故障の際にもクラスタを跨ったアクセスが可能となり、信頼性を向上することができる。

## [0091]

図 7 はストレージシステム 1 内におけるクラスタ間接続の異なる形態の例を示す図である。図 7 に示すように、クラスタ間接続専用のスイッチ部 5 5 で各クラスタ 7 0 間を接続する。この場合、クラスタ 7 0 -1 -3 の各スイッチ部 5 1 は 2 つのスイッチ部 5 5 に各々 1 本ずつの通信パスで接続される。これにより、1 つのスイッチ部 5 5 の故障、あるいはスイッチ部 5 1 - スイッチ部 5 5 間の通信パスの故障の際にもクラスタを跨ったアクセスが可能となり、信頼性を向上することができる。

## [0092]

またこの場合、図6の構成に比べてクラスタの接続数を増やすことが可能となる。すなわち、スイッチ部51に接続可能な通信パスの数は物理的に限界がある。しかし専用のスイッチ部55をクラスタ間接続に使用することにより、図6の構成に比べてクラスタの接続数を増やすことが可能となる。

## [0093]

本実施例の構成においても、図20に示す従来技術において、チャネルIF部11及びディスクIF部16からマイクロプロセッサ103を分離し、プロセッサ部81内に独立させるということに特徴がある。こうすることにより、サーバ3あるいはハードディスク群2との接続インターフェース数の増減とは独立にマイクロプロセッサ数の増減が可能となり、サーバ3やハードディスク群2の接続数やシステムの性能といったユーザの要求に柔軟に応えることが可能なフレキシブルな構成のストレージシステムを提供することができる。

## [0094]

また本実施例でも、第一の実施例と同様のデータのリード及びライト処理が行われる。したがって、本実施例でも、データのリードまたはライト時に、チャネルIF部11内のマイクロプロセッサ103で行っていた処理と、ディスクIF部16内のマイクロプロセッサ103で行っていた処理を、図1に示すプロセッサ部81内の1つのマイクロプロセッサ101でまとめて一貫して処理する。こうすることにより、従来技術において必要であったチャネルIF部とディスクIF部それぞれのマイクロプロセッサ103間の処理の引継ぎのオーバヘッドを削減することが可能となる。

## [0095]

尚、本実施例でデータのリード又はライトを実行する場合、一つのクラスタ70に接続されたサーバ3から他のクラスタ70が有するハードディスク群2(あるいは他のクラスタ70に接続されたストレージシステム)へのデータのライト又はリードが行われる場合がある。この場合でも、第一の実施例で説明したリード及びライト処理が行われる。この場合、個々のクラスタ70が有するメモリ部21のメモリ空間をストレージシステム1全体で一つの論理的なメモリ空間とすることで、一つのクラスタのプロセッサ部81等は、他のクラスタ70のメモリ部21等へアクセスするための情報を得ることが出来る。又、一つのクラスタのプロセッサ部81は、他のクラスタが有するインターフェース部10に対してデータの転送を指示することが出来る。

#### [0096]

又、ストレージシステム1は、各クラスタに接続されるハードディスク群2から構成されるボリュームを、全てのプロセッサ部で共有されるように、一つのメモリ空間で管理する。

#### [0097]

また本実施例でも第一の実施例と同様に、管理端末65をストレージシステム1に接続し、管理端末65から、システムの構成情報の設定、システムの立上げ/停止の制御、シ

ステム内各部の利用率、稼動状況、障害情報の収集、障害時の障害部位の閉塞/交換処理、制御プログラムの更新等を行う。ここで、システムの構成情報、利用率、稼動状況、障害情報はメモリ部21の制御メモリモジュール127内に格納される。本実施例の場合、ストレージシステム1を複数のクラスタ70から構成するため、補助プロセッサを備えたボード(補助プロセッサ部85)をクラスタ70毎に設ける。補助プロセッサ部85は、管理端末65の指示を各プロセッサ部81に伝えたり、各プロセッサ部85を内部LAN92で接続する。そして、クラスタ70内では内部LAN91を設け、各プロセッサ部81はLANインターフェースを有し、補助プロセッサ部85と各プロセッサ部81と内部LAN91で接続される。管理端末65は補助プロセッサ部85経由で各プロセッサ部81にアクセスし、上記の各種処理を行う。尚、補助プロセッサ無しで直接プロセッサ部81と管理端末65がLAN等を介して接続されていても良い。

## [0098]

図17は、ストレージシステム1の本実施例における更なる変形例である。図17に示すように、サーバ3またはハードディスク群2を繋ぐインターフェース部10に他のストレージシステム4が接続される。この場合、ストレージシステム1は、他のストレージシステム4が繋がるインターフェース部10が属するクラスタ70内の制御メモリモジュール126及びキャッシュメモリモジュール127に、他のストレージシステム4が提供する記憶領域(以下「ボリューム」とも言う)の情報及び他のストレージシステム4に格納される(又は読み出される)データを格納する。

## [0099]

他のストレージシステム4が接続されるクラスタ70内のマイクロプロセッサ101は、制御メモリモジュール127に格納された情報に基づいて、他のストレージシステム4が提供するボリュームを管理する。例えばマイクロプロセッサ101は、他のストレージシステム4が提供するボリュームをサーバ3にストレージシステム1が提供するボリュームとして割り当てる。このことにより、サーバ3が、ストレージシステム1を介して他のストレージシステム4のボリュームへアクセスすることが可能となる。

この場合、ストレージシステム1は、自己が有するハードディスク群2から構成されるボリュームと他のストレージシステム4が提供するボリュームを一括して管理する。

#### $[0\ 1\ 0\ 0\ ]$

また、図17において、ストレージシステム1が、どのインターフェース部10にどのサーバ3が接続されているかを示すテーブルをメモリ部21内の制御メモリモジュール127に格納する。そして同じクラスタ70内のマイクロプロセッサ101がそのテーブルを管理する。具体的には、サーバ3とホストIF100との接続関係が追加変更等された場合、マイクロプロセッサ101は、上述したテーブルの内容を変更(更新、追加又は削除)する。これにより、ストレージシステム1に繋がる複数のサーバ3間でのストレージシステム1を介した通信およびデータ転送が可能となる。このことは、第一の実施例でも同様に実現可能である。

## [0101]

更に図17において、インターフェース部10に繋がるサーバ3がストレージシステム4との間でデータ転送を行う際、ストレージシステム1は、サーバ3が接続されるインターフェース部10とストレージシステム4が接続されるインターフェース部10との間で相互結合網31を介してデータ転送を行う。この時、ストレージシステム1は、転送されるデータをメモリ部21内のキャッシュメモリモジュール126にキャッシングしても良い。これにより、サーバ3およびストレージシステム4間のデータ転送性能が向上する。

## [0102]

また本実施例において、図18に示すように、スイッチ65を介して、ストレージシステム1とサーバ3および他のストレージシステム4との間を接続する構成も考えられる。この場合、サーバ3は、インターフェース部10内の外部IF100及びスイッチ65を介してサーバ3および他のストレージシステム4へアクセスする。こうすることにより、

ストレージシステム1に接続されたサーバ3から、スイッチ65および複数のスイッチ65からなるネットワークに接続されたサーバ3や他のストレージシステム4へのアクセスが可能となる。

## [0103]

図19は、図6に示す構成のストレージシステム1を筐体に実装する場合の構成例を示す図である。

実装の構成は基本的に図14の実装構成と同様である。すなわち、インターフェース部10、プロセッサ部81、メモリ部21及びスイッチ部51をパッケージに実装し、制御ユニットシャーシ821内のバックプレーン831に接続する。

## $[0\ 1\ 0\ 4\ ]$

図6の構成では、インターフェース部10、プロセッサ部81、メモリ部21及びスイッチ部51がクラスタ70としてグループ化される。そこで、クラスタ70毎に1つの制御ユニットシャーシ821を用意する。1つのクラスタ70内の各部は、1つの制御ユニットシャーシ821に実装される。すなわち、異なるクラスタ70のパッケージを異なる制御ユニットシャーシ821に実装する。更に、クラスタ70間の接続のため、図19に示すように異なる制御ユニットシャーシに装填されたSWパッケージ802間をケーブル921で接続する。この場合、図19に示すIFパッケージ801と同様に、SWパッケージ802にはケーブル921接続用のコネクタが実装される。

## [0105]

なお、1つの制御ユニットシャーシ821に実装されるクラスタの数は、1つで無くても良い。例えば、1つの制御ユニットシャーシ821に実装されるクラスタ数は2つであっても良い。

## 【実施例3】

## [0106]

## [0107]

そこで、本実施例では、これらのプロトコルを高速に処理する専用のプロセッサを実施例1及び2の全て又は一部のインターフェース部10に追加する。図13は、転送制御部105にマイクロプロセッサ102を接続したインターフェース部10(以下このインターフェース部10を「アプリケーション制御部19」と称する)の例を示す図である。

#### [0108]

本実施例のストレージシステム1は、実施例1及び2のストレージシステム1が有する全ての又は一部のインターフェース部10の代わりにアプリケーション制御部19を有する。アプリケーション制御部19は、相互結合網31と接続される。ここで、アプリケーション制御部19が有する外部IF100は、アプリケーション制御部19のマイクロプロセッサ102が処理するプロトコルに従うコマンドを専用に受信する外部IFとする。ただし、1つの外部IF100で異なるプロトコルに従う複数のコマンドを受信する構成としても良い。

## [0109]

マイクロプロセッサ102は、プロトコル変換処理を外部IF100と連携して行う。 具体的には、マイクロプロセッサ102は、サーバ3からアプリケーション制御部19が アクセス要求を受けた場合、外部IFが受信したコマンドのプロトコルを内部のデータ転 送用のプロトコルに変換する処理を行う。

## [0110]

また、専用のアプリケーション制御部19を用意する代わりに、インターフェース部10はそのまま使用し、プロセッサ部81内のマイクロプロセッサ101のうちの一つをプロトコル処理専用とする構成も考えられる。

## [0111]

本実施例におけるデータのリード及びライト処理は、第一の実施例と同様に行われる。ただし、第一の実施例ではコマンドを受信したインターフェース部10は、コマンドを解析せずにプロセッサ部81へ転送していたが、本実施例では、アプリケーション処理部19においてコマンドの解析処理を行う。そして、その解析結果(コマンドの内容、データのあて先等)をアプリケーション制御部19がプロセッサ部81へ転送する。プロセッサ部81は、解析された情報に基づいて、ストレージシステム1内でのデータ転送の制御を行う。

## [0112]

尚、本発明の他の実施態様としては、以下のような構成も考えられる。具体的には、計算機またはディスク装置とのインターフェースを有する複数のインターフェース部、計算機またはディスク装置との間でリード/ライトされるデータを格納するキャッシュメモリとシステムの制御情報を格納する制御メモリを有する複数のメモリ部、計算機とディスク装置との間でのデータのリード/ライトを制御するマイクロプロセッサを有する複数のプロセッサ部を有し、複数のインターフェース部、複数のメモリ部及び複数のプロセッサ部は少なくとも1つのスイッチ部からなる相互結合網で互いに接続されており、相互結合網を介して複数のインターフェース部、複数のメモリ部及び複数のプロセッサ部の間でデータあるいは制御情報の送受信を行うストレージシステムである。

## [0113]

そして、本構成において、インターフェース部、メモリ部及びプロセッサ部は、データあるいは制御情報の送受信を制御する転送制御部を有する。また、本構成において、インターフェース部は第1の回路基板上に、メモリ部は第2の回路基板上に、プロセッサ部は第3の回路基板上に、少なくとも1つのスイッチ部は第4の回路基板上に実装される。更に、本構成では、第 $1\sim4$ の回路基板間を接続する信号線がプリントされ、プリントされた信号線に前記第 $1\sim4$ の回路基板を接続するための第1のコネクタを備える少なくとも1つのバックプレーンを有する。更に本構成では、第 $1\sim4$ の回路基板は前記バックプレーンの第1のコネクタに接続するための第2のコネクタを備えている。

#### $[0\ 1\ 1\ 4\ ]$

尚、上述した実施態様において、バックプレーンに接続できる回路基板の総数を n とし、第4の回路基板の数と接続場所を予め定め、1~4の回路基板の総数が n を超えない範囲でバックプレーンに接続する前記第1、第2、及び第3の回路基板それぞれの数を自由に選択できるようにしても良い。

## [0115]

又、本発明の別の実施態様としては、以下のような構成も考えられる。具体的には、計算機またはディスク装置とのインターフェースを有する複数のインターフェース部、計算機またはディスク装置との間でリード/ライトされるデータを格納するキャッシュメモリとシステムの制御情報を格納する制御メモリを有する複数のメモリ部及び計算機とディスク装置との間でのデータのリード/ライトを制御するマイクロプロセッサを有する複数のプロセッサ部を有するクラスタを複数有するストレージシステムである。

## [0116]

本構成において、各クラスタが有する複数のインターフェース部、複数のメモリ部及び複数のプロセッサ部の間は複数のスイッチ部からなる相互結合網で複数のクラスタを跨って互いに接続される。これにより、相互結合網を介して各クラスタ間で複数のインターフェース部、複数のメモリ部及び複数のプロセッサ部の間でデータあるいは制御情報の送受信を行う。又、本構成において、インターフェース部、メモリ部及びプロセッサ部は、それぞれスイッチに接続され、データあるいは制御情報の送受信を制御する転送制御部を有

する。

## [0117]

更に本構成において、インターフェース部は第1の回路基板上に、メモリ部は第2の回路基板上に、プロセッサ部は第3の回路基板上に、少なくとも1つのスイッチ部は第4の回路基板上に実装される。そして、本構成は、第1~4の回路基板間を接続する信号線がプリントされ、プリントされた信号線に第1~4の回路基板を接続するための第1のコネクタを備える複数のバックプレーンを有し、第1~4の回路基板は前記バックプレーンの第1のコネクタに接続するための第2のコネクタを有する。本構成において、クラスタは、第1~4の回路基板を接続したバックプレーンから構成される。尚、クラスタ数とバックプレーンの数を等しくする構成としても良い。

## [0118]

更に本構成において、第4の回路基板はケーブルを接続するための第3のコネクタを備え、第3のコネクタとスイッチ部を接続する信号線を第4の基板上に配線する。このようにすると、クラスタ間は、第3のコネクタ間をケーブルによって接続することで接続される。

## [0119]

更に、本発明の別の実施態様としては、以下のような構成も考えられる。具体的には、計算機またはディスク装置とのインターフェースを有するインターフェース部、計算機またはディスク装置との間でリード/ライトされるデータを格納するキャッシュメモリとシステムの制御情報を格納する制御メモリを有するメモリ部及び計算機とディスク装置との間でのデータのリード/ライトを制御するマイクロプロセッサを有するプロセッサ部を有し、インターフェース部、メモリ部及びプロセッサ部の間は少なくとも1つのスイッチ部からなる相互結合網で互いに接続されているストレージシステムである。本構成において、相互結合網を介してインターフェース部、メモリ部及びプロセッサ部の間でデータあるいは制御情報の送受信を行う。

## [0120]

本構成において、インターフェース部は第1の回路基板上に、メモリ部、プロセッサ部及びスイッチ部は第5の回路基板上に実装される。そして本構成において、第1と第5の回路基板間を接続する信号線がプリントされ、プリントされた信号線に第1と第5の回路基板を接続するための第4のコネクタを備える少なくとも1つのバックプレーンを有し、第1と第5の回路基板はバックプレーンの第4のコネクタに接続するための第5のコネクタを備えている。

## [0121]

又、本発明の別の実施態様としては、以下のような構成も考えられる。具体的には、計算機またはディスク装置とのインターフェースを有するインターフェース部、計算機またはディスク装置との間でリード/ライトされるデータを格納するキャッシュメモリとシステムの制御情報を格納する制御メモリを有するメモリ部及び計算機とディスク装置との間でのデータのリード/ライトを制御するマイクロプロセッサを有するプロセッサ部を有し、インターフェース部、メモリ部及びプロセッサ部の間は少なくとも1つのスイッチ部からなる相互結合網で互いに接続されるストレージシステムである。本構成において、インターフェース部、メモリ部、プロセッサ部及びスイッチ部は、第6の回路基板上に実装される。

#### 【図面の簡単な説明】

#### [0122]

- 【図1】ストレージシステム1の構成例を示す図である。
- 【図2】ストレージシステム1の相互結合網の詳細構成例を示す図である。
- 【図3】ストレージシステム1の他の構成例を示す図である。
- 【図4】図3に示す相互結合網の詳細構成例を示す図である。
- 【図5】ストレージシステムの構成例を示す図である。
- 【図6】ストレージシステムの相互結合網の詳細構成例を示す図である。


- 【図7】ストレージシステムの相互結合網の他の詳細構成例を示す図である。
- 【図8】インターフェース部の構成例を示す図である。
- 【図9】プロセッサ部の構成例を示す図である。
- 【図10】メモリ部の構成例を示す図である。
- 【図11】スイッチ部の構成例を示す図である。
- 【図12】パケットフォーマットの一例を示す図である。
- 【図13】アプリケーション制御部の構成例を示す図である。
- 【図14】ストレージシステムの筐体への実装例を示す図である。
- 【図15】パッケージとバックプレーンの構成例を示す図である。
- 【図16】相互結合網の他の詳細構成例を示す図である。
- 【図17】インターフェース部と外部装置との接続構成例を示す図である。
- 【図18】インターフェース部と外部装置との他の接続構成例を示す図である。
- 【図19】ストレージシステムの筐体への他の実装例を示す図である。
- 【図20】従来のストレージシステムの構成例を示す図である。
- 【図21】従来のストレージシステムの他の構成例を示す図である。
- 【図22】ストレージシステム1のリード動作フローを示す図である。
- 【図23】ストレージシステム1のライト動作フローを示す図である。

## 【符号の説明】


## [0123]

 $1 \cdots$ ストレージシステム、 $2 \cdots$ ハードディスク群、 $3 \cdots$ サーバ、 $1 0 \cdots$ インターフェース部、 $2 1 \cdots$ メモリ部、 $3 1 \cdots$ 相互結合網、 $8 1 \cdots$ プロセッサ部、 $1 0 0 \cdots$ 外部 I F、 $1 0 1 \cdots$ マイクロプロセッサ、 $1 0 5 \cdots$ 転送制御部、 $1 2 5 \cdots$ メモリコントローラ、 $1 2 6 \cdots$ キャッシュメモリモジュール、 $1 2 7 \cdots$ 制御メモリモジュール。


【書類名】図面【図1】




【図2】




【図3】




【図4】




【図5】



【図6】




【図7】




【図8】

図8




【図9】




【図10】

図10




【図11】

図11



【図12】

図12



【図13】

図13




図14]

図14






図15




【図16】

図16




【図17】




【図18】

図18




【図19】

図19




【図20】






【図21】





【図22】


図22





【図23】

図23





【書類名】要約書

【要約】

【課題】

小規模~大規模な構成までユーザ要求に見合った価格/性能/接続性を実現可能なフレキシブルな構成のストレージシステムの提供。

## 【解決手段】

サーバ3あるいはハードディスク群2とのインターフェースを有するインターフェース部10と、サーバ3あるいはハードディスク群2との間でリード/ライトされるデータを格納するキャッシュメモリモジュール126とシステムの制御情報を格納する制御メモリモジュール127を有するメモリ部21と、サーバ3とハードディスク群2との間でのデータのリード/ライトを制御するマイクロプロセッサを有するプロセッサ部81と、相互結合網31からストレージシステムを構成し、インターフェース部10、メモリ部21及びプロセッサ部81間を相互結合網31で互いに接続する構成とする。

【選択図】 図1





## 認定・付加情報

特許出願の番号 特願2004-032810

受付番号 50400212244

書類名特許願

担当官 第七担当上席 0096

作成日 平成16年 2月12日

<認定情報・付加情報>

【提出日】 平成16年 2月10日



特願2004-032810

## 出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由] 住 所 新規登録

東京都千代田区神田駿河台4丁目6番地

株式会社日立製作所